在大多数逻辑应用中，各种集成电路通常都具有与众不同的独特性能。例如，这种芯片可以更快地完成复杂的动画制作，那种芯片(比如模拟／数字转换器)可以支持更高的带宽，而另外一种芯片(比如通用微处理器)每秒钟可以完成更多的运算周期。 对逻辑器件而言，性能的提高将导致销售量的增加，平均销售价格也可能会随之提高。性能的提高证明在先进工艺和设备方面的投资是物有所值的。处于领先地位的制造商都会比竞争对手更早地引入新技术以保持其领先地位。 存储器则有所不同。对于某类存储器而言，最重要的衡量标准是每比特的单位成本。虽然闪存(flash)、动态随机存储器(DRAM)和静态存储器(SRAM)的功能各不相同，但是DRAM芯片之间却异常相像，无论其制造商是否一样。存储器足一种通用商品，在通用商品市场中只有最便宜的产品才能最终胜出。 因此，与逻辑器件制造商相比，存储器制造商对生产成本更加敏感。处于领导地位的存储器供应商“吝啬地数着每一分钱”，在引入昂贵的先进工艺方面很不情愿和乐意。对成本的关注造成了工艺工程师和电路设计者之间的两难选择。纵观历史，存储器生产商一直在利用等比例缩小电路的方法降低成本。如果每片晶圆上能够得到更多的存储器单元数，同时保持晶圆成本不变，那么每个存储器单元的单位成本就降低了。然而，先进的亚波长光刻足卜分昂贵的，它需要最先进的曝光机、经过分辨率增强技术处理的复杂掩膜版以及更加严格的工艺控制。成品率对存储器成本的控制来说也是至关重要的，但是由于要在更小的工艺窗门内实现高度优化的光刻工艺，因此要达到很高的成品率就变得越来越困难了。 作为对上述两难选择的响应，制造商正在日益推广自对准电路结构的应用。尽管具体细节会由于应用领域的不同而有所差异，但是白对准结构都足采用刻蚀和淀积工艺来帮助形成某些特殊形状的结构，将光刻处理次数和复杂度降低到最小程度。例如，白对准晶体管制作工艺只需一块掩膜版，就可以完成侧间隙壁(spacer)和氮化硅硬掩膜层的淀积，然后在spacer的空隙进行沟道离子注入、栅氧化层以及栅电极的淀积。存储器阵列可以利用位线和侧墙来对齐后续淀积步骤。白对准结构主要足依靠淀积在合理的成本控制范围内进行较好的工艺控制。大家知道，淀积通常足很容易被理解和控制而且不太昂贵的工艺。 在这些技术的具体应用中，存储器阵列的规则排列起到非常重要的作用。大多数分辨率增强技术(从光学近似性校正到强相位移掩膜版)在周期性阵列中的应用效果比在随机图形中的应用效果要好。通常，用一个或者多个线条及其间隙制作某结构时，其光刻成本比用一个或者多个随机图形来实现时要低。 平坦化技术，比如化学机械抛光(CMP)和回蚀在自对准结构的制作中也起到了非常重要的作用。通过刻蚀或抛光工艺将所需结构之外的材料去除后，薄膜材料实际上可以起到自对准作用。例如，钨通孔的制备就采用了该方法。该工艺利用介质层作为高选择比钨去除的刻蚀停止层。铜嵌入式互连的制作则利用CMP除去多余的铜金属，仅留下镶嵌在介质层中的铜连线。随着CMP工艺的日益成熟，该方法已经成为自对准结构作中十分成熟的大众化工艺。之前，该工艺足很困难的实验性技术，只有在绝对必要时才采用。 最初，CMP技术的引入是为了在铝金属互连工艺中对介质层进行平坦化处理。尽管CMP在铜嵌入式互连中的应用涉及多个工艺步骤，但足CMP在氧化层平坦化工艺中应用的“悠长”历史使之变得更加成熟，更加为我们所深入认识。 氧化层的平坦化比较简单。在嵌入式互连结构中，CMP工艺所处理的裸露表面至少 |
